EtherCAT总线伺服驱动器硬件方案神奇般融合了can协议的力量
在设计EtherCAT总线伺服驱动器的硬件方案时，开发者面临多种选择：（1）纯粹的网络驱动器，不含有脉冲、模拟信号或液晶显示等外围设备。所有指令和操作都通过EtherCAT总线进行，可以采用ESC+DSP、FPGA（IP核心）+DSP或单一FPGA（软核/硬核+IP）的组合。KPA从站协议可以在DSP、软核或者硬核上实现，而挑战在于FPGA中的IP核心与软核技术以及内部高速总线的应用和调试。
（2）结合传统驱动器的方案，既支持EtherCAT，又能兼容传统脉冲、模拟量等通信方式。可用的配置包括ESC+DSP+FPGA（CPLD）、FPGA（IP核心）+DSP或ARM处理器加上ESC。市场上的主流ESC产品包括倍福公司的ET1100/ET1200、微芯片公司的LAN9252以及赫优讯科技的Netx51/52系列。
此外，还有一些集成CPU及ESC功能于一体的解决方案，如TIAM335X系列、中飞英飞凌提供的XMC4800，以及瑞萨电子推出的RZ/T系列。此类整合型解决方案简化了系统设计，但仍需考虑到各个部分之间如何协同工作。
不论采取哪种 EtherCAT 伺服驱动器 的实施方法，都需要对比不同关键技术点以做出最适宜决策：
重要概念解析：
关于IP核心：从站IP核心是ESC的一种形式，它代替了ET1100/ET1200等传统接口。在使用IP核心实现从站时，只完成了硬件接口功能，而软件协议栈依然需要加载KPA从站协议来完成实际通信。
关于FPGA：为了使得FPGA能够执行EtherCAT任务，可通过配置不同的内置功能如FMMUs同步管理单元(SyncManagers)、数据链路控制(DCC)支持以及PDI接口。这两种 FPGA 实现方式分别是基于 FPGAs 集成 ESC 和 软核 uC，并且通过片内总线与主机交互，以及仅使用 FPGAs 来执行 EtherCAT 功能，然后通过 SPI 或 并行 总线连接到外部主机；而 FPGA 硬件描述语言(HDL)编写则意味着更高级别、高性能但也更加复杂。
对μC: μC 是指微控制器，包括 DSP, ARM, 以及其他单片机类型，如51, AVR 等。μC 与 ESC 之间交换信息必须遵循特定的从站协议，以便访问 PDI 接口获取相关数据。
综上所述，无论采用何种 从站 设计，其重点并不在于 EtherCAT 数据帧 的理解，因为这项工作由 ESC 负责。而对于从站本身，只需将 KPA 从站协议加载至一个微控制器中，并确保其与 ESC 之间正确无误地进行通讯适配，无论该 ESC 是物理设备还是 IP 核实现。这一点对于任何类型的事物都是成立的，即使该 ESP 是真实存在还是虚构之作。