一、案例情况

在一次核心板基于TI公司的DP83848KSQPHY芯片二次开发项目中，我们遇到了一条百兆以太网电路频繁出现通信异常的问题。这些异常表现为工作一段时间后网络自动掉线，无法重连。多台样机均表现出同样的现象，因此我们开展了问题定位。

二、现场排查

工程师们开始各自的问题定位，这里将谈论硬件问题的定位过程。

电源电路测试

首先，我们确定电源电路情况，测试PHY芯片工作时和通信异常时的供电电源的电压，发现其稳定，无跌落，且满足设计规范。接着，我们测试纹波噪声，并发现符合要求。因此，我们可以排除电源影响。

原理图检查：

然后，从原理图下手进行检查。我们确保PHY芯片外围电路接线无误，与处理器引脚顺序也完全匹配。此外，对于变压器外围电路，也进行了详细检查并确认设计符合规范。原理图设计基本可靠，因此继续深入分析硬件层面的可能原因。

样机電路測試：

时钟信号测试：通过对比数据表和实际测量结果，可以看到时钟信号幅值、频率、上升下降时间以及占空比都符合要求。

時序測試：数据信号和控制信号的時序裕量满足手册要求。

數據訊號波形測試：在進行這些測試時，我們發現處理器與PHY端之間的資料訊號和控制訊號存在問題。在圖3和4中可以看出，這些問題是由反射引起的，並且產生過冲，其幅度超出了晶片可接受範圍（晶片與處理器以太網IO均為3.3V供電），這種情況不僅會導致IO口損壞，而且容易產生EMI問題。

以太網差分電路：

我們還對差分電路進行了詳細檢查，包括物理層的一致性測試，以評估差分信號質量。在這個階段，我們發現差分信號存在異常，即反射導致過沖及振铃現象。我們將變壓器更換為不同型號，但結果並無改善，因此我們進一步檢查傳輸線上的阻抗問題。

PCB走線阻抗調整：

我們使用E5071C網絡分析儀來測試PCB走線阻抗，並發現在實際操作中，有偏離設計標準100Ω的地方。我們重新布局增加匹配電阻並調整PCB走線，使得最终通過了一系列严格标准化测试，没有再次出现任何故障或性能问题。这项改进后的PCB布局如图14至16所示，其中包括PHY端数据线及端接电阻布局（图14）、从 PHY到变压器端PCB布局（15）以及从变压器到RJ45端PCB布局（16）。

三、總結

本次事件教訓了我們一些關於以太網硬件設計方面的小小注意事項：

(1) PCB走线越短越好；

(2) 硬件設計應該考慮到避免反射，這涉及到阻抗匹配，以及避免長距離單行傳輸；

(3) 在phy芯片处放置49.9Ωの抵抗；

(4) 差分传输线需要做100Ω 的屏蔽边界，而不是单独传输，每层需要尽可能平衡；

(5) 变压器应靠近RJ45端放置;

(6) "BobSmith" 终点应该靠近变压器位置放置;

總結而言，一個看似簡單但又重要的是如何確保通信品質，在硬件設計上尤其如此。一旦忽視細節，就有可能在大量生產後面臨成本增加、高人力投入甚至項目延期等嚴重後果。在開展前期就能預防許多未必要問題就顯得非常重要。