从最初的0.35微米到0.25微米，再到后来的0.18微米、0.13微米、90nm、65nm、45nm和32nm，芯片工艺制程的进步令人瞩目。在不断提高制程技术的过程中，我们需要将几何尺寸缩小十倍，并降低功耗，才能达到10nm甚至7nm。苹果与台积电合作推出了5nm芯片仅短短几个月，但人们是否真的应该关注纳米级别的制程呢？

似乎每个人都被较小数字所吸引，而且在我们的意识中，7nm比10nm或14nm更好。但是，现实情况远比这个逻辑复杂。

理论上讲，在工艺制程上有许多因素发挥作用。以7nm为例，更小的地图意味着每平方毫米可以容纳更多晶体管，这意味着更高的密度、高时钟速度、高散热设计和功耗以及更低的晶体管电压。

然而，即使看似相同的制程也有差异。例如，台积电称其10 nm对应于英特尔称之为14 nm，而台积电及其伙伴所称之为7 nm技术，对于英特尔而言，却接近10 nm。

大约18个月前，英伟达推出了Nvidia Turing，该芯片基于12 nm制造。如果我们只用纳米来衡量，它不应该与大型Vega Radeon VII卡相抗衡。但实际情况并非如此，因为尽管英伟达在晶体管尺寸、电压和密度方面存在缺点，但仍然通过提高IPC（指令周期率）的比率获得了性能提升。架构对于芯片成功至关重要。而且，就像AMD在7 nm波长范围内拥有最高功率Navi芯片一样，一旦英伟达宣布推出消费级GPU，与AMD下一代大型Navi GPU进行比较就会非常有趣。在这种情况下，不同公司制造相同几何尺寸的情况下，有一家的速度会更快。这一切都取决于架构，使得栅极和模块能够在给定的晶体管数量和总功率下运行得更快。

预计苹果将于2020年9月发布5 nm A13，而高通Snapdragon 875则预计将使用相同工艺并于今年晚些时候发布。由于禁令，华为可能会被排除在采用5 nm芯片外，但通常情况下，华为是首批寻求最小晶体管客户之一。

由于手机设计受到功耗限制，使得苹果朝向最小几何尺寸发展。一款iPhone中的TDP（总动力）只有2W。这也是为什么苹果、高通和华为允许的情况下首先追求最小晶体管的一个关键原因之一。

较小地图可以通过增加晶体管数量来增加电池寿命，并且从几何学上讲，可以在同一表面上放置更多晶体管。

过去，由于功率TDP限制，大多数追求最小晶体管的是ATI / AMD及英伟达公司。GPU因为处理大量数据以及快速内部互连、高速内存及大量带宽而被用于AI工作负载。此外，它们也适合机器学习工作负载，因为它们能够处理大量数据并具有快速内存及高速互连能力。

CPU与其他部分形成一个神话。大约两周前刚刚交付的一代Ryzen 3000 (XT) 使用了相同7NM工艺制程。而据证实，其代号Vermeer（Ryzen 4000）的Zen 3将很快推出，看起来它会是在今年晚些时候出现。

仅从营销角度看待这些数字，上述提到的最新Intel台式机芯片Comet Lake – S使用的是14 NM，而考虑到Intel 14 NM主要对应于TSMC 的10 NM，所以Ryzen 300 XT Matisse处理器拥有优势，但是Matisse 在游戏及单线性指令等重大的工作负载中表现不足，因此AMD 在诸如渲染等工作负载中胜出。此外，对用户来说，无论是发送电子邮件还是编写文档或者观看图片或Netflix，都没有16核带来的明显益处尤其讽刺的是，即使再多核心也无法提升游戏性能。而对于移动笔记本电脑市场来说，以Ice Lake达到10NM现在追求节能省电Lakefield，将很快出现第二代10NM + Tiger Lake。当AMD凭借其移动产品达到7NM 制程并宣布了一系列 Ryzen3至9笔记本电脑解决方案覆盖来自10至54 W TPD市场时，那么竞争变得更加激烈，并且证明了只是一个好的数字标签。不断改善但依旧落后的事实，以及新科技如Willow Cove CPU内核优化AI工作负载的事实，让事情变得复杂。而新的核心架构将很快就要揭晓是否来自Sunny 或Willow Cove。不过目前已知的事情就是这场竞争让业界充满活力，而且即便是行业巨头，也开始转向追逐更的小节点目标。这一点已经开始影响服务器市场，并且未来可能扩展到桌面领域。不久之后，我们或许能见识到第一款基于新的X86架构Alder Lake异步大小核心方法的大规模应用，这无疑是一个全新的时代开端。