中国三大存储芯片公司的智慧之手巧妙操控着芯片工艺制程的命运

  • 综合资讯
  • 2024年12月15日
  • 从最初的0.35微米到0.25微米,再到0.18微米、0.13微米、90nm、65nm、45nm和32nm,每一步都要求缩小十倍的几何尺寸及功耗,以达到10nm甚至7nm。在这过程中,大约需要每平方毫米增加更多晶体管,从而提升密度和时钟速度,同时降低功耗和电压。 然而,这并不意味着纳米级制是唯一重要的标准。台积电与英特尔使用不同的命名法,尽管看似相同,但可能存在差异

中国三大存储芯片公司的智慧之手巧妙操控着芯片工艺制程的命运

从最初的0.35微米到0.25微米,再到0.18微米、0.13微米、90nm、65nm、45nm和32nm,每一步都要求缩小十倍的几何尺寸及功耗,以达到10nm甚至7nm。在这过程中,大约需要每平方毫米增加更多晶体管,从而提升密度和时钟速度,同时降低功耗和电压。

然而,这并不意味着纳米级制是唯一重要的标准。台积电与英特尔使用不同的命名法,尽管看似相同,但可能存在差异。而英伟达在12nm波长上取得了更好的性能,而AMD在7nm上拥有最高功率的Navi芯片。这表明,即使在同一制程节点下,架构也能决定一个芯片是否成功。

现在,Nvidia Ampere已经采用了7纳米,并且即将推出消费级GPU,与AMD下一代的大型Navi GPU相比,将会有趣地进行比较。不论如何,最终谁能获得更快速度,将取决于架构,使得更好的栅极和芯片模块能够在给定的晶体管数量和总功率下运行工作负载。

苹果预计将于2020年9月发布5NM A13,而高通Snapdragon 875则计划使用相同工艺并于今年晚些时候发布。由于禁令,华为可能会被排除在5NM芯片之外,但通常情况下,它是第一批寻求最小晶体管客户之一。

较小几何尺寸可以带来更多晶体管,加强电池寿命,并且允许更多功能放在同一表面上。此前,由于TDP限制,比如ATI/AMD和英伟达是最早追求最小晶体管公司,因为GPU需要处理大量数据以满足高分辨率需求以及AI工作负载。

CPU与晶体管之间存在神话,一些人认为只有7NM才是好东西。但事实上,即使部分组件不是用7NM制造,如AMD Ryzen 3000系列,其I/O部分仍然采用12NM制造。而营销策略也起到了关键作用,在一些单线程应用中Ryzen 9 3950X表现不佳,但胜过Core i9 10900K(10内核)解决方案。

移动笔记本电脑市场方面,Intel首先达到10NM,现在正在追求节能省电Lakefield,以及即将出现第二代10+ Tiger Lake。而AMD凭借其移动产品达到7NM制程并宣布了一系列Ryzen 3至9笔记本电脑解决方案覆盖10至54W TPD市场。但Tiger Lake已经赢得了50多个设计奖项,并且其新内核可以针对AI优化,因此显示出Intel10NM优越性证明了7MN只是台积电的一个数字而已。