EtherCAT现场总线应用中的伺服驱动器硬件方案简直是技术之巅
在设计EtherCAT总线伺服驱动器的硬件方案时，开发者面临多种选择：（1）纯粹的网络控制器，不带有脉冲、模拟信号或液晶显示等外围设备。所有指令和操作都通过EtherCAT总线进行，可以采用ESC+DSP+FPGA（CPLD）、FPGA（IP核）+DSP或单一FPGA（软核/硬核+IP）组合。KPA从站协议通常被加载到DSP、软核或者硬核上，挑战在于FPGA中的IP核心与软核心技术，以及内部高速总线的应用和调试。（2）结合传统驱动器的解决方案，这样可以同时支持EtherCAT和传统脉冲、模拟量等接口，可以使用ESC+DSP+FPGA（CPLD）、FPGA（IP核）+DSP或ARM微处理器与ESC相结合。主流的ESC芯片包括倍福ET1100/ET1200、Microchip LAN9252以及赫优讯Netx51/52等。此外，一些集成CPU及ESC功能于一体的方案，如TI AM335X、英飞凌XMC4800以及瑞萨RZ/T系列，也逐渐成为市场上的热门选择。
无论采取哪种 EtherCAT 伺服驱动器设计，其对比分析如下：
重要概念：
IP核心：从站IP核心是另一种形式的ESC，它们具有类似的功能，但也可以替代ET1100/ET1200。尽管使用了IP核心来实现从站这一功能，但软件协议仍需通过KPA从站协议栈来完成。
FPGA：为了实现FPGA，我们需要使用ICore来集成EtherCAT通信能力。在FMMUs(FieldbusMemoryManagementUnits)、SyncManagers, DCsupport,PDI这几个方面，配置是可行的。
FPGA实现方式有两种：第一种是在FPGA中包含一个软核uP并通过片内总线与主机交互；第二种则是将Ethernet部分放入FPGAs，然后通过SPI或并口连接到外部主机。在这种情况下，所谓“hard core”指的是如Xilinx ZYNQ这样的高级SoC。
综上所述，无论是基于单片机如DSP, ARM还是AVR等，都属于微控制器范畴。而构建由μC加上ESC形成的一般复杂从站，而这些复杂从站在执行时，将会遵循固定的通信规则，并能够读取相关数据，从而确保系统稳定运行。
对于任何从站开发来说，只需在一个微控制器上加载适当的协议，并确保其能良好地与 ESC 进行通信。这一点不论这个 ESC 是物理存在还是以 IP 核形式出现，对于整个系统而言都是至关重要的一环。