EtherCAT总线伺服驱动器硬件方案竟然比Can总线常见的七种故障还要复杂
在设计EtherCAT总线伺服驱动器的硬件方案时，开发者面临多种选择：（1）纯粹的总线型解决方案，不涉及脉冲、模拟量或液晶显示等外围设备。所有指令和操作都通过EtherCAT总线进行，可以采用ESC+DSP、FPGA（IP核）+DSP或单一FPGA（软核/硬核+IP）的组合。KPA从站协议通常被加载到DSP、软核或硬核上，技术难点在于FPGA中IP核心与软核技术的应用以及内部高速总线的调试和优化。
（2）结合传统驱动器的综合方案，这些驱动器既支持EtherCAT，又兼容传统脉冲、模拟量等通信方式。可用的选项包括ESC+DSP+FPGA（CPLD），FPGA（IP核心）+DSP，ARM处理器与ESC相结合。市场上主流的ESC产品包括倍福公司ET1100/ET1200系列，以及Microchip生产的LAN9252等。
此外，还有一些集成CPU与ESC功能于一体的解决方案，如TIAM335X系列，由英飞凌提供XMC4800系列，而瑞萨电子则推出了RZ/T家族。这类整合型解决方案简化了系统设计，但仍需要考虑复杂性和成本效益。
无论采取哪种 EtherCAT 伺服驱动器设计，每种选项都有其独特之处，我们将对几个关键因素进行比较：
重要概念解析：
IP核心：从站IP核心可以看作是替代传统ESC器件的一种形式，它实现了数据链路处理和同步事件管理。不过，即使使用了IP核心来实现从站功能，也依然需要加载KPA从站协议栈来完成实际协议处理。
FPGA：为了在FPGA中实现EtherCAT通信，通常会使用ICore来配置必要功能，如FieldbusMemoryManagementUnits (现场总线内存管理单元)、SyncManagers、高速数据通道支持(PDI)等。
两种常见的FPGA应用模式分别是：一个是在FPGA上嵌入ESP芯片并且配备一个微控制器，然后利用内部高速接口与主机交互；另一种则是在FPGA仅用于执行EtherCAT相关逻辑，并通过SPI或者并行接口连接到外部主板。在这种情况下,FPGAhardcore指的是像Xilinx ZYNQ这样的高级集成电路。
综述：
无论是基于数字信号处理单元(DSP)、微控制器(μC)，甚至是简单的心智计算机如51或AVR单片机，都能构建出复杂从站，因为这些设备不仅仅负责IO操作，而且还参与整个系统中的其他任务。当μC与ESC之间发生交互时，他们必须遵循严格规定好的从站协议，以便能够通过PDI接口获取所需数据。
对于任何类型的手段，从站在开发过程中不会直接涉及到具体数据帧，因为这部分工作由专门为此目的设计的地图控制算法(Ethernet Control Algorithm)执行。而作为开发者的责任，只需在一个微控制单元上加载完整版KPA 从站软件，并确保μC与Esc之间正确地通信，无论这个Esc是否是一个真实存在的地图控制算法还是只是一个虚拟概念。此外，无论这个esc是什么形式，它都是以某种方式连接到物理世界的一个桥梁，是我们对物理环境施加命令的地方。