芯片工艺制程的进步从最初的0.35微米到0.25微米，再到更小的尺寸如0.18微米、0.13微米、90nm、65nm、45nm和32nm，最近甚至达到了14nm和7nm。随着工艺制程的提升，大约需要将几何尺寸缩小十倍，并且功耗减少才能达到10nm乃至7nm。在苹果与台积电合作推出5nm芯片仅用几个月时间后，我们不禁思考：强调纳米级制程真的那么重要吗？人们普遍认为较小数字代表更好的性能，但现实情况远比这复杂。

理论上，许多因素在工艺制程中发挥作用。以7nm为例，更小的几何尺寸意味着每平方毫米可以容纳更多晶体管，这直接导致了更高密度、高时钟频率设计，以及更低晶体管电压。此外，台积电和英特尔虽然使用相同名称但可能存在差异。例如，台积电称为10NM的是英特尔所谓的14NM，而台积电子及其伙伴称之为7NM技术对英特尔而言似乎接近10NM。

就像英伟达Nvidia Turing推出的12NM芯片能与大型Vega Radeon VII卡相抗衡一样，即使在晶体管尺寸、电压以及密度上有缺陷，它仍然提高了IPC（每周期指令）的比率。这证明了架构对于芯片成功至关重要。尽管如此，在同一波长范围内，如12NM或7NM，上述两家公司都取得了不同的成就，比如AMD Navi 20在最高功率下的表现优于任何其他GPU。

现在，就在我们期待苹果即将发布5Nm A13 Bionic芯片并预计高通Snapdragon 875也将采用相同工艺制程的情况下，我们不得不考虑一个问题：禁令可能会阻止华为利用最先进技术。而手机设计受到功耗限制，因此追求最小几何尺寸是显而易见的事实。不难理解为什么苹果、高通和华为首先追求最小晶体管——2W TDP并不多，这也是为什么他们被允许时首先选择最小晶体管的一个关键原因之一。

由于能够提供更多晶体管，每平方毫米增加可获得更多功率，从而延长电池寿命，同时由于空间上的限制，也可以通过放置更多晶体管来实现这一点。在过去，由于TDP（总功耗）限制，ATI/AMD和Nvidia都是第一个追求极致地物理大小的人们。这是因为GPU通常消耗大量能源，以支持高分辨率和帧速率需求，比如4K分辨率就是Full HD的一倍计算需求，而8K则是之前计算需求四倍以上。

然而，与此同时，我们必须认识到CPU与奈秒级别“神话”的区别。在代号Matisse AMD Ryzen 3000系列中，其I/O部分采用的制造法则不同于其核心部分，即使核心部分采用的是7Nm manufacturing process几乎每个人都会把它描述成拥有七纳米工艺。但实际上，那些控制双通道DDR4内存、PCI Express gen 4.0集成南桥等部件使用的是12Nm manufacturing process。

这样的误解反映出营销策略如何影响我们的认知。当谈论X86架构中的Alder Lake异步大小核心方法时，一种开创性的传闻浮现出来，这提醒我们不能仅凭数字判断事物好坏。此外，对于移动笔记本电脑市场来说，即便AMD已经迈出了七纳米工作室一步，但是Intel Ice Lake平台依然占据领先地位，因为它具有节能省电以及新的Willow Cove CPU内核，可以有效针对AI及当今工作负载进行优化。

因此，不同厂商之间竞争激烈，他们各自追求的小数点之后的那一位，有时候看似决定一切，但往往背后还有无数技术细节隐藏着真相。