一、案例描述

在一次核心板基于TI公司DP83848KSQPHY芯片二次开发项目中，我们遇到了一个以太网电路设计的问题。该电路在研发测试阶段频繁出现通信异常，表现为工作一段时间后自动掉线，无法重连。多台样机均表现出同样的现象，这迫使我们开展了一系列问题定位。

二、现场排查

硬件工程师开始从硬件问题定位入手。首先，我们进行了电源电路测试，确保供给的电压稳定，没有跌落，并且符合3.3V的要求。此外，还检查了纹波噪声，结果满足要求，因此排除了电源问题。

三、原理图检查

然后，我们仔细检查了原理图，从而排除可能的问题。在此过程中，我们发现PHY芯片外围电路和对照处理器的引脚顺序无误，同时变压器电路也符合设计规范。

四、样机检测

接下来，我们进行时钟信号测试以及数据信号和控制信号的时序裕量检测。这些检测结果都满足要求，但是在数据信号波形测试中，我们发现处理器与PHY端之间存在反射和过冲的问题，这些都是由于没有匹配阻抗导致的。

五、差分信号分析

进一步分析差分信号时，我们发现PCB走线阻抗虽然基本符合100Ω的要求，但最大值109Ω最小值100Ω之间，有10%偏差。这是因为在PCB设计阶段差分信号走线需要达到±10%允许偏差范围。此外，由于缺少匹配阻抗，在PHY端放置49.9Ω匹配阻抗和0.1uF退偶电容，而不是靠近 PHY端，如手册所述，最终导致了通信质量下降。

六、改正措施

为了解决这一问题，我们采取以下措施：

在数据线上加入串联33Ω的小阻抗，以减少反射。

将49.9Ω匹配阻抗及0.1uF退偶电容靠近PHY端放置。

对于控制线，也进行相应调整以避免反射。

PCB布局上的变化包括将所有单端50Ω匹配到RJ45端，并保持等长走线。

变压器需靠近RJ45端放置，“BobSmith”终接需靠近变压器端放置。

七、结论与总结

通过这次经验教训，我们得出了几个重要结论：

PCB走线越短越好，可以减少噪声影响并提高通信质量。

确保每个输入/输出（I/O）口都有合适大小的串联抵消网络反射产生的心跳脉冲（ringing）。

使用正确类型和位置的地面连接可以帮助防止噪声干扰，以及保护敏感数字系统不受物理层干扰。

确保所有必要的地方使用适当大小的地面连接，以提供良好的地面返回路径并有效地屏蔽传输中的EMC干扰。

最后，如果可能的话，将关键组件（如晶体振荡器或其他高频设备）远离主板底部，使其尽可能远离主板边缘，以避免被磁场或静磁场影响。

八、本文简介

本文旨在分享如何通过实际案例来讲述网络通讯异常发生后的解析过程及处理方案，为未来的电子产品研发提供参考指导。本文详细介绍了以太网通信异常现象及其原因，以及如何通过综合分析原理图设计、PCB布局以及实际样机检验来解决这一问题，并提出了一系列改进措施，旨在提高电子产品的通信质量和可靠性。